عنوان فارسی مقاله: تعیین مشخصه های اینورتر تراشه هاى نیمه هادى اکسید فلزى تکمیلى غیر معمولی جدید، ساخته شده از یک بدون اتصال و یک ترانزیستور کنترل شده
طبقه بندی: برق و الکترونیک
فرمت فایل ترجمه شده: فایل Word ورد 2007 یا 2003 (Docx یا Doc) قابل ویرایش
تعداد صفحات فایل ترجمه شده: 8
مقدمه
همزمان با ادامه توسعه تکنولوژی نیمه هادی ها، وسایل منطقی نیمه هادی اکسید فلزی مکمل (CMOS)، در مدارات دیجیتال و نیز ساخت آی سی ها در مقیاس های بسیاربزرگ (VLSI)، استفاده می شود؛ و این بدلیل مصرف توان استاتیک کم و کاهش نویز خوب آن می باشد. بدبختانه، پردازش پیچیده، هزینه های ساخت زیاد، و پویایی تطبیق نیافته، مسایل جدی وسایل منطقی CMOS سیلیکونی می باشند. همچنین، زمانی که ابعاد وسایل کوچک می شوند، به نظر می رسد که پهنای بیشتر PMOSFETها به سختی بتوانند به چگالی زیاد ساخت مدار مجتمع، دست یابند. تعدادی چند از مطالعات بر روی CMOS گزارش شدند که می توانند مشکلات گفته شده در بالا را _مثلا ساخت وسیله بر روی لایه سلیکون روی عایق (SOI) [1]، و روی سطح ژرمانیوم روی عایق (GeOI) [2]، و یا روی مواد III V [3] و [4]، یا استفاده از تکنولوژی مهندسی فشار و ساخت آی سی سه بعدی [5] _ را آسان کنند. با این حال، مسایل مربوط به جبران سازی پهنای PMOSFET و فرآیندهای پیچیده آن هنوز باقی است. در دهه 1980، Yasuhisa Omura ترانزیستور گیت جدا نوع دوقطبی غیر مستقیم جانبی (LUBISTOR) را [6] و [7] که همانند یک دیود P I N کنترل شده کار می کرد، معرفی کرد. همچنین، ترانزیستورهای اثر میدان تونلی P I N (TFET) بخاطر مصرف توان پایینشان، تا بامروز مورد استقبال قرار گرفته اند. این به خاطر نوسان زیرآستانه سراشیبی (S. S.) و نسبت جریان ION/loFF بالای [8] و [9] مزایای TFETها برای مقیاس بندی ولتاژ منبع توان، می باشد. اخیرا، JL NMOSFTها [10] هم بسیار پر طرفدار بوده اند. نداشتن اتصال، ساخت آنها را به دلیل نبود اتصالات سورس/درین S/D آسانتر کرده است. به علاوه، زمانی که ابعاد وسیله کوچکتر می شوند، اثرات کانال کوتاه (SCE) و کاهش مانع القای درین (DIBL)، می تواند به اندازه کافی در JL NMOSFETها کاهش داده شود.
بررسی تأثیر کیفیت خدمات بانکداری الکترونیک بر رضایتمندی مشتریان با استفاده از مدل ترکیبی کانو و تح